本文是视频《用最好的动画为你讲解--什么是先进封装》（作者：Redknot-乔红）的精读笔记，配套原视频观看效果更佳。

用最好的动画为你讲解--什么是先进封装

掀开 Intel 旗舰处理器 i9-13900KS 的金属顶盖，真正的芯片本体只是中间那一小块硅片——触点这么小，它是怎么稳稳接上主板的？这条 12 分钟的动画视频以这颗处理器为线索，把“封装”这门手艺拆解到工序级，并顺势回答了一个行业之问：一个“包芯片”的技术，为什么突然成了全行业的焦点？动画讲究、因果链完整，是普通人搞懂先进封装性价比最高的一课。

图：i9-13900KS 处理器——全片故事从这里开始

全景：一条主线看懂

全片是一条“需求倒逼精度”的因果链：先用常规封装讲清基板如何造出约 10 微米线宽的走线；再抛出芯片“拆着造、拼起来”的行业变局——芯片之间约 4000 根连线的通讯需求，把有机基板逼到墙角；最后按“硅中介层→硅桥→玻璃”的顺序给出三代解法。封装也正是在这条链的尽头，完成了从幕后配角到主角的逆转。

一、开场之问：包芯片的手艺，凭什么站上 C 位

论点：封装是芯片上主板的必经之路，而它的行业地位正在发生历史性逆转。

up 主从一颗真实芯片讲起：i9-13900KS 去掉顶盖后，中间的小方框才是芯片本体——一块硅片，上面雕刻着数十亿个晶体管和错综复杂的走线。问题随之而来：硅片上的触点太小，根本无法直接安装到主板上。

工程师的解法分三步：先做一个底座，把硅片焊上去；底座内部藏有多层走线，把硅片上的引脚“转译”到底座背面，芯片借此安到主板上；再在硅片上方加一个顶盖做保护。这个底座行业里叫基板，“做一块基板并把芯片焊接到上面”的整个过程，就是封装。

图：从硅片、基板到顶盖——一颗处理器的“封装三件套”

历史坐标很关键：过去几十年，封装一直是半导体行业的幕后角色——技术成熟、利润不高；但最近几年，整个行业都在谈论“先进封装”。

「封装突然从配角变成了主角。」 ——up 主开场描述封装行业地位逆转时（00:51）

「一个包芯片的技术，为什么突然变得这么重要呢？」 ——up 主在 00:57 抛出的全片核心之问，整条视频就是对这一问的回答

图：全片之问——先进封装为何突然重要

要回答“先进”为什么先进，得先看懂“不那么先进”的常规封装——i9-13900KS 正是其代表。

本节要点：封装＝基板＋焊接＋顶盖，本质是给硅片造一个能上主板的“翻译底座”；它曾是低利润的幕后工序，如今却成了全行业焦点——原因藏在后面的工艺细节里。

二、常规封装：一块基板是怎么“长”出来的

论点：基板的精度上限由制造工艺决定，而常规基板走的是“先造板、再蚀刻”的老路。

第一步，造骨架。 取一张玻璃纤维编织的布——行业称“电子级玻璃纤维布”，简称电子布；浸上有机树脂烘烤至半固化，这种材料叫 Pre-preg，行话"PP 片"。再用两张铜箔把 PP 片夹在中间压制：树脂受热重新流动、完全固化，与铜箔牢牢粘成一体。这块两面覆铜的硬板，叫覆铜板。

第二步，做电路。 经典四步：贴感光膜→盖上电路蒙版“菲林”（Film 的音译）→紫外光曝光、显影药水洗掉未照射部分→泡进蚀刻液，裸露的铜被腐蚀、被感光膜覆盖的铜保留，最后撕膜，电路成形。这种“腐蚀掉部分铜箔形成电路”的方法叫减成法。在多张覆铜板上重复此流程、层间夹 PP 片压制堆叠，就成了多层电路——注意，这样做出来的是平常见惯的 PCB 电路板，还不是基板。

图：贴膜—曝光—显影—蚀刻：减成法的经典四步

减成法的天花板在于“侧蚀”。 腐蚀是全方位的：要把 35 微米厚的铜腐蚀掉，铜箔侧面必然发生同样严重的腐蚀。后果是线宽做不细、走线密度上不去。结论：减成法做 PCB 够用，做承载芯片的基板就不够用了。

于是基板制造出现一个精妙的取舍：减成法只负责最中间两层电路——走供电、信号屏蔽这类对精度要求不高的线路；其余各层，交给一种精度高得多的工艺。

本节要点：基板的“地基”是电子布＋树脂＋铜箔压成的覆铜板；减成法靠腐蚀成路，侧蚀让线宽和密度都有天花板，所以基板只把最内两层交给它，其余层另有高人。

三、精度跃升：味精公司送来的 ABF 与“半加成法”

论点：基板的高精度层靠“生长电路”而非“腐蚀电路”，这套工艺叫半加成法，核心材料是 ABF。

先讲一个冷知识：ABF 全称 Ajinomoto Build-up Film（味之素积层膜），发现它的，正是发明味精的日本味之素公司。

「他们在捣鼓味精之余，也喜欢捣鼓捣鼓别的东西，就发现了这种材料。」 ——up 主讲发明味精的味之素公司意外发现 ABF 材料时（04:08）

ABF 有三大优点：表面平整、热膨胀系数低、绝缘性非常好——天生适合做积层电路的基底。

图：ABF 积层工艺——激光打孔、镀铜、电镀、闪蚀的循环

工序链条环环相扣：在减成法做好的最内两层电路上贴一层 ABF 薄膜，用激光打出层间连接的孔洞；泡进含钯的活化液，让钯附着在薄膜和孔壁表面充当催化中心；再泡进以硫酸铜和甲醛为主的化学镀铜液——在钯催化下，甲醛把铜离子还原成金属铜，沉积出约 1 微米厚的薄铜膜。接下来用感光膜＋紫外曝光＋显影定义电路图形，铜膜导电，于是用电镀把裸露区域的铜大幅增厚，激光孔也一并被铜填满。冲掉感光膜后整板刻蚀：约 1 微米的薄铜几十秒到一两分钟就被腐蚀干净，电镀增厚的线路虽也被腐蚀却大部分保留——这记短平快的刻蚀，就叫闪蚀。

半加成法＝电镀让电路“生长”＋闪蚀去掉多余薄铜。 它的精度优势一句话讲透：闪蚀同样会啃线路侧面，但只持续几十秒到一两分钟，侧蚀不严重，走线自然更密集。一层做完再盖 ABF 做下一层，正反两面同理——一个基板就此完成。因为大量使用 ABF 薄膜和有机树脂，它也叫ABF 基板或有机基板，线宽线距一般在 10 微米上下。

这个精度，对前几年的 i9-13900KS 够用；对今天的芯片——不够了。

本节要点：ABF 膜＋激光打孔＋化学镀铜＋电镀＋闪蚀，这套半加成法把基板线宽推进到 10 微米级；但芯片互联的新需求，很快就把这个纪录踩碎。

四、变局起点：芯片为什么开始“拆着造”

论点：芯片制造从“整块造”转向“拆开造再拼起来”，拼接产生的通讯需求把封装推上了主舞台。

现象先于理论。i9-13900KS 发布一年后的 2024 年，Intel 发布 Ultra 9 285K：顶盖下的芯片表面有几条明显缝隙——13900KS 是一整块光滑硅片，而这些缝隙，正是多颗小芯片拼接的边界。

图：Ultra 9 285K 表面的缝隙——多颗小芯片的拼接边界

为什么拆？两组论据：

• 风险面：所有模块做在一大块硅片上，只要中间踩到一个缺陷，整颗芯片报废；
• 成本面：拆成几块小芯片分别制造，每块面积小、良率大幅提升；坏一块只废一块，不连累其他模块，总成本自然下降。

「只要中间有一个缺陷，整颗芯片就报废了。」 ——up 主解释所有模块做在一大块硅片上的风险时（07:39）

这个趋势不只属于 CPU，GPU 更是如此。HBM 就是典型：显存芯片拼接到 GPU 核心周围，极大提升两者交换数据的速度；HBM 内部又由多层 DRAM 竖直堆叠，在有限空间里极大提升容量。up 主的判断干脆利落——“拼好芯”在今天是一个必然的趋势。

但拼接带来新问题：各小芯片之间需要通讯，连接任务交给了封装。于是先进封装的定义浮出水面——原来的封装只需解决芯片和外部的连接，现在还要解决芯片内部不同模块之间的通讯，这就是先进封装。而芯片间通讯对走线密度的要求是恐怖级的：为保证 HBM 与 GPU 之间 1024 比特的数据位宽，再加上地址、控制、电源信号，总共需要约 4000 根连线——10 微米线宽的有机基板，扛不住。

本节要点：拆着造是为了良率与成本，拼接产生了模块间“组网”需求；约 4000 根连线的密度门槛，让封装从“对外连接”升级为“对内通讯”——先进封装由此登场。

五、先进封装登台：硅中介层与它的两位挑战者

论点：芯片间互联的终极思路是“用造芯片的方法造连接”；但精度与成本难两全，于是出现三代方案并行。

方案一：硅中介层。 工程师直接做一块大硅片，用制作芯片的技术在其上做出多层走线，HBM 和 GPU 直接焊上去、通过它互联。这片专门“牵线搭桥”的大号硅片就是硅中介层——它本质上就是一片没有晶体管电路的芯片。靠着芯片厂成熟的光刻、刻蚀、薄膜沉积三大工艺，线路可轻松做到 1 微米以下甚至几百纳米，同样面积容纳的走线数量是有机基板的几十倍甚至上百倍。信号还要引到背面、连上有机基板：在中介层上打出贯穿硅片的垂直孔并填铜，这就是TSV 硅通孔技术，打孔用深反应离子刻蚀。中介层再焊到有机基板上，芯片经通孔连基板、再上主板。这种封装叫 2.5D 封装——中介层和芯片竖直堆叠，但被集成的芯片仍水平放置；Ultra 9 285K 同理，只是 Intel 把它的互联层叫 Base Tile。

图：硅中介层＋TSV＋有机基板——2.5D 封装的三层结构

「硅中介层最大的问题就是它是使用芯片的工艺制造出来的，所以制造它就需要占用宝贵的芯片产能。」 ——up 主分析硅中介层缺陷时（10:55）

方案二：硅桥。 针对“整片上芯片工艺、成本太高”的短板，行业想出折中招：不做一整片大硅片，只做几条细长的硅桥，在有机基板层压时直接嵌入需要高密度互联位置的下方——芯片要通讯的地方恰好在硅桥上方，局部高速互联，成本大幅收敛。

方案三：玻璃。 行业还在探索用玻璃做互联层，在精度与成本之间找新平衡：Intel 大力推进玻璃核心基板，想用玻璃取代有机基板核心层，解决大面积基板的翘曲和布线密度问题；台积电则探索玻璃中介层，想用玻璃替代硅中介层，降成本同时保住高精度。不过玻璃工艺还有相当长的路要走，up 主也预告后续会单独讲玻璃基板。

图：从硅到玻璃——先进封装的下一代路线之争

一张表看懂这场“精度军备竞赛”：

方案	走线精度	工艺底座	强项	短板
减成法电路	做不细（侧蚀严重）	蚀刻腐蚀铜箔	成本低，做 PCB 够用	只承担基板最内两层供电/屏蔽走线
ABF 有机基板	线宽线距约 10 微米	半加成法：激光打孔＋化学镀铜＋电镀＋闪蚀	承载芯片、连接主板	扛不住芯片间约 4000 根连线
硅中介层（2.5D）	1 微米以下，甚至几百纳米	光刻、刻蚀、薄膜沉积	走线容量是有机基板的几十~上百倍	占用芯片产能，成本高
硅桥	局部高密度	细长硅片嵌入基板层压	关键位置局部高速互联，省钱	只覆盖局部互联
玻璃基板/玻璃中介层	探索中	在玻璃上布线、打孔	精度与成本的新平衡点	工艺不成熟，仍需长路

本节要点：先进封装的解法呈阶梯状——硅中介层精度冠绝却贵在占用芯片产能，硅桥做局部性价比之选，玻璃路线由 Intel（玻璃核心基板）与台积电（玻璃中介层）分头押注，是下一场竞赛的起跑线。

总结要点

1. 封装的本质：给硅片造一个能上主板的底座——基板内部多层走线把芯片引脚“转译”到背面，再加顶盖保护；过去是低利润配角，如今因行业变局被推上 C 位。
2. 常规封装两套工艺：减成法（腐蚀成路、侧蚀重）只配做基板最内两层；ABF＋半加成法（电镀生长电路＋闪蚀）把线宽做到约 10 微米，产品即 ABF/有机基板。
3. 行业变局的逻辑：芯片“拆着造再拼起来”是必然趋势——拆小提良率、摊成本；HBM 拼 GPU 提速、DRAM 竖直堆叠扩容，都是这条路线的受益者。
4. 先进封装的新任务：不只连接芯片与外部，还要为芯片内部模块“组网”——HBM 与 GPU 间约 4000 根连线，10 微米级的有机基板无力承担。
5. 解法阶梯：硅中介层（1 微米以下走线、TSV 通孔、2.5D 封装、Intel 版叫 Base Tile）最精密但最贵；硅桥做局部互联更省；玻璃基板与玻璃中介层是下一站。

迁移与启发

1. 用“良率思维”给人生大决定降风险。 芯片面积越大，踩到一个缺陷就整颗报废；人生同理。想转行、考研、创业，别把全部身家押在“一整块大硅片”上——先拆成小模块试错：用业余时间接一单试水、先考一门试试深浅。坏一块只废一块，整体成功率反而更高。
2. 投资上盯住“从配角变主角”的环节。 封装做了几十年低利润配角，行业需求一变就卡住了全行业的脖子——利润从不固定在产业链某处，而是流向“最新成为瓶颈”的环节。看产业新闻时多问一句：这场变革让谁变成了绕不开的一环？ABF 膜、电子布、基板这类材料环节，正是“味精公司”式的隐形战场，也是国产替代叙事里值得普通人持续跟踪的位置。
3. 生活决策学工程师“分级用料”。 视频里没有一处盲目堆最高配：PCB 用减成法、基板内层用减成法外层才上半加成法、只有芯片互联处才请出硅中介层。个人预算同款逻辑——通勤、日用品“够用就好”，把贵资源留给真正决定回报的关键处（健康、核心技能、关键关系），好钢用在刀刃上。

一句话升华

把别人连接起来的能力，就是这个时代最硬的底座。