本文是视频《用最好的动画为你讲解--HBM的原理》（作者：Redknot-乔红）的精读笔记，配套原视频观看效果更佳。

用最好的动画为你讲解--HBM的原理

一条 RTX 5090 上，显存颗粒围着 GPU 排了一圈；而一个价值 200 万的 AI 服务器节点上，4 颗 GPU 周围却“空空如也”——显存去哪了？这条约 16 分钟的动画视频用一条环环相扣的逻辑链，把 AI 核心硬件 HBM（高带宽显存）的原理与制造全过程讲得明明白白：从带宽公式、硅中介层、TSV 硅通孔，到三大厂商的工艺暗战和这轮内存涨价的真正源头。看懂它，就看懂了 AI 算力大厦最关键的一块砖。

图：从家用显卡 RTX 5090 到 AI 数据中心节点，引出主角 HBM

全景：一条主线看懂

全片是一条“被难题推着走”的问题链：AI 显卡的显存为什么看不见（它与 GPU 封装在了一起）→ 高带宽靠什么（极致位宽而非频率）→ 位宽意味着数千根导线 → 传统基板撑不住，于是有了硅中介层 → 大容量靠多层堆叠 → 堆叠层间靠 TSV 硅通孔垂直互联 → 堆叠体脆弱，需要微凸点焊接与缝隙填充 → 最终落到散热、厂商格局与无凸点键合的未来。每一个工程选择，都是被前一个难题逼出来的。

图：HBM 技术推演的问题链全景

一、带宽公式定路线：HBM 为什么放弃提频率、死磕位宽

先交代背景：显存是 GPU 的“临时仓库”，运算所需的指令、数据、临时结果都暂存在这里。与 GPU 封装在一起的这种特殊显存就是 HBM（High Bandwidth Memory，高带宽存储）——依托 3D 堆叠技术、实现高带宽高集成度的先进存储芯片，既是 AI 高端显卡的核心刚需，也是近期内存价格上涨的罪魁祸首。

论证链从这里展开。数据传输的本质是电压信号：显存和 GPU 用导线相连，高电压代表 1、低电压代表 0，传 01010 就是导线上电压“低～高～低～高～低～”地变化。由此得出核心公式：带宽 = 频率 × 位宽——提速要么缩短每种电压状态的持续时间（提频率），要么多加导线分头传输（提位宽）。

图：电压信号传输原理与带宽公式

视频的关键转折在于：显存路线上，提频率撞到了物理天花板。其一，导线上电压由低变高、由高变低并非瞬间完成，必须等电压完全抬起或落下才能开始下一个周期，频率存在明显上限；其二，频率越高，数据线之间的干扰势必越严重。两条路里，HBM 选择了极端位宽。数据对比一目了然：

指标	GDDR7（5090 所焊显存）	HBM3E（AI 芯片所用）
单颗粒/单颗位宽	32 比特	1024 比特
单 GPU 搭配数量	最多 16 颗	8 颗
GPU 总位宽	512 比特	8192 比特
单颗粒导线总数	266 根（GDDR6 为 180 根）	3982 根
单颗粒容量	一般 2GB（16 颗共 32GB）	36GB（GB300 上 12 层堆叠）

位宽不是抽象数字：1 比特位宽对应 1 根数据导线。GDDR7 的 32 比特意味着 32 根数据线，加上供电线、地址线、时钟线共 266 根；HBM3E 仅数据线就要 1024 根，配套导线合计 3982 根。于是引出全片第一难题——怎么在这么小的空间里接出这么多根导线？

本节要点：带宽 = 频率 × 位宽；频率受电压翻转耗时与线间干扰双重限制，HBM 选择极端位宽路线，代价是近 4000 根导线的互联难题。

二、牵线搭桥：从玻璃纤维基板到“比镜子还平”的硅中介层

先看普通显存的做法。存储核心电路做在一片薄硅片上，但硅片脆、表面触点极小，不便加工使用，于是配一张“皮实”底座——基板：玻璃纤维织成布、浸环氧树脂高温压成硬板、两面各贴一层铜箔，再用光刻式流程图形化电路（贴感光膜→覆电路蒙版→紫外光照射使被照部分变性→显影液洗掉未照射部分→蚀刻液腐蚀裸露铜箔）。基板通常 4 到 8 层像千层饼，靠激光钻孔打通各层线路；硅片以倒装方式倒扣其上，触点被引到基板背面植上锡球——既保护芯片，又方便后续焊接。

但这套工艺有两个绕不过去的局限：一是走线密度低——玻璃纤维表面坑坑洼洼，铜箔与感光膜贴合难免气泡，线太细碰上一个气泡就断；二是蚀刻药液“不长眼”——不只纵向腐蚀还横向掏空侧壁，线太细就被掏断。普通显存后续焊接的 PCB 工艺类似，密度同样上不去。而 HBM 要接约 4000 根导线，玻璃纤维基板根本满足不了。

图：硅中介层替代传统基板，为 HBM 与 GPU 牵线搭桥

“玻璃纤维布做成的基板，肯定是满足不了需求的，表面太粗糙了。我们需要一种全新的材质，那就是硅——没错，就是用来光刻芯片的硅。”（原作者 Redknot-乔红 在解释 HBM 为何放弃传统基板、引出材料转向时所说）

方案是做一片打磨得极其光滑的大硅片，用光刻、刻蚀开出精细凹槽，再以薄膜沉积填铜成线；HBM 和 GPU 直接焊在上面，由它完成互联。这片大硅片叫硅中介层：

“硅中介层本质上就是一片没有晶体管的芯片，它的表面比镜子还要平整。”（原作者介绍硅中介层的本质与平整度时所说）

图：硅中介层——一片没有晶体管的芯片

正因为表面极致平整，成熟的半导体工艺可以在线宽上放开手脚：基板走线受十几个微米限制，中介层轻松做到 1 微米以下甚至几百纳米，同样面积容纳的走线数量是基板的几十倍甚至上百倍。传输速度问题就此解决——但 AI 对显存还有更硬的要求：容量。

本节要点：传统基板受表面粗糙与侧向腐蚀限制，走线密度天花板明显；硅中介层以半导体级平整度把线宽压到亚微米级，走线密度提升几十到上百倍，为高位宽铺平道路。

三、容量靠堆叠，堆叠靠“打洞穿铜”：TSV 硅通孔全流程

容量问题的算术很直白：HBM 与 GDDR 面积差不多，GDDR7 单颗 2GB、5090 焊满 16 颗也才 32GB——玩游戏够，喂 AI 远远不够。增大容量的答案是堆叠：把多个未封装的存储裸片垂直摞起来，共用底部硅中介层，不扩大站位面积就能让容量成倍提升。

新难题随之而来：上面的芯片怎么和下面的芯片通讯？从侧面拉导线连到底层行不通——每层都要拉几千根，中介层上根本铺不开；而且导线必须极细，就算用黄金，也没法悬空拉出这么细的线。工程师的最终方案：在硅片上打洞、穿入铜柱，每层芯片连到铜柱上，再连到底部中介层——这就是 TSV（硅通孔技术）。

打洞本身是硬功夫。孔径仅 5 到 10 微米，钻头无能为力，行业用深反应离子刻蚀（DRIE，也叫 Bosch 工艺）：先涂光刻胶，光刻机把打洞位置投影曝光，显影液洗出窗口；通入六氟化硫（SF6），射频线圈将其电离出氟自由基，与硅反应生成气态四氟化硅——硅被腐蚀带走。但纯 SF6 会横向腐蚀，持续下去是巨大球形空腔而非竖直的洞。解法是三拍循环——

“腐蚀、保护、轰击。”（原作者概括 Bosch 工艺循环：SF6 刻蚀→C4F8 成膜→离子定向轰击开底）

通 SF6 一段时间后改通八氟环丁烷（C4F8），电离出的含氟碳自由基在硅表面聚成保护膜；再次通 SF6 时，腔室电场引导离子垂直俯冲，只打掉洞底的保护膜，侧壁保护保留。如此循环，洞一步步向下延伸。硅片一般厚七八百微米，TSV 只打约 100 微米深，最后从背面整体磨薄让洞露出。

图：Bosch 工艺的“腐蚀—保护—轰击”循环

填铜是另一场精细活，孔内要套三层“内衬”：孔壁先气相沉积致密的二氧化硅绝缘层，像给铜柱套陶瓷管，把铜和硅完全隔开。为什么必须隔开？

“铜原子是非常『不老实』的，时间久了铜就会慢慢往硅里面去扩散。”（原作者解释为何绝缘层之外还需阻挡层时的形象说法）

铜扩散会破坏硅的晶体结构，所以绝缘层与铜之间还要加几纳米厚的钽/氮化钽阻挡层；再沉积一层极薄铜种子层，然后把硅片泡进硫酸铜溶液电镀，铜离子在孔底孔壁一点点沉积直至填满；磨薄硅片露出铜柱——单层芯片制造完成。

图：绝缘层、阻挡层、种子层与电镀填铜的通孔剖面

本节要点：容量靠堆叠、堆叠靠 TSV；Bosch 工艺以“腐蚀—保护—轰击”循环刻出深孔，绝缘层＋阻挡层＋种子层＋电镀四步把孔填成铜柱，层间垂直高速通路就此打通。

四、悬空的“干海苔”：微凸点焊接、两派填充与散热攻防

单层完成只是半成品。先做层间焊接：在暴露的铜柱上用光刻＋电镀长出微小铜柱凸点、顶部覆盖薄锡，这就是微凸点；多层芯片对叠后加热加压，锡熔化把各层焊在一起，上层数据一路向下穿透各层、经最底层传到硅中介层——HBM 的核心存储功能成型。

但此时它脆弱到不能出厂：每层芯片已被磨到几十微米厚，全靠微凸点支撑。

“薄薄的芯片被细小的微凸点支起来，像是一片悬空的干海苔一样，稍有外力就会碎掉。”（原作者形容未做填充加固的堆叠芯片时所说）

图：未填充的堆叠芯片如悬空干海苔，急需加固

填充芯片间空隙有两个流派，恰好对应全球仅有的三家 HBM 量产厂商（SK 海力士、三星、美光）：

对比维度	SK 海力士方案	三星/美光方案
堆叠焊接	全部芯片一次性堆叠、整体加热，微凸点同时焊接	层间夹高分子薄膜，加热加压时薄膜融化辅助焊接、冷却固化，再逐层向上
缝隙填充	放入模具灌注液态环氧树脂，加热加压固化	薄膜冷却固化即完成填充
制造速度	快（一次成型）	慢（逐层迭代）
良率	高（焊接时无薄膜捣乱）	相对低

SK 海力士的领先不止于此。散热是堆叠芯片的死穴，行业两招：一是多做一些不传数据、专门散热的额外 TSV 通孔；二是 SK 海力士在环氧树脂里掺高导热率颗粒，把树脂做成类似硅脂的东西。结果是其 HBM 散热效率约为三星的两倍，拿下约 50% 市占率，成为 HBM 市场的大拿——一家厂商靠填充工艺和导热颗粒这种“细节”，就在三家垄断的格局里拉开身位，这是全片最值得咂摸的竞争案例。

图：两大填充流派——一次性灌树脂 vs 逐层夹薄膜

本节要点：微凸点＋薄锡完成层间焊接，但磨薄的堆叠体脆弱如干海苔；SK 海力士以一次性堆叠、灌环氧、掺导热颗粒三连招，在速度、良率、散热上全面领先，占约半壁江山。

五、从 36GB 到 200 万：产能、价格与“无凸点”的下一代

把前面的技术拼起来，就是 HBM 的两大能力：靠硅中介层把位宽做到 1024 比特，靠堆叠把容量做到超大。GB300 服务器节点是最好的例证：每块 HBM 堆叠 12 层存储芯片、单块 36GB；一颗 GPU 配 8 块即 288GB，一个节点 4 颗 GPU 共 1152GB、超过 1TB。“就这么一个服务器节点，你说它得值多少钱呢？答：200 万人民币。”（原作者在算完节点总容量后的价格揭晓）

代际正在切换：当前大规模使用的是 HBM3E，各家已开始生产 HBM4——位宽翻倍到 2048 比特、堆叠层数到 16 层，意味着更密的走线、更高的堆叠。但一个关键判断随之而来：

“HBM4 目前仍然在使用这种微凸点的键合技术，但很有可能是最后一代了。”（原作者在介绍 HBM4 规格后对键合技术演进的判断）

图：HBM4 规格与下一代铜-铜混合键合方向

瓶颈在物理层面：走线越密，微凸点间距越窄，焊接时两个凸点可能被焊到一起（短路）。行业方向是去掉微凸点，直接将打磨干净的铜面对接，让铜表面扩散融合成整体（铜-铜混合键合）——不再需要灌环氧树脂，走线更密、堆叠更矮、散热更好。时间表未定：几年前曾计划用在 HBM4 上，最终没用上，各大头部企业都在积极布局，作者持观望态度。

全片结论有正反两面：正面，HBM 有效助力了 AI 的发展，提供了关键的算力基础设施；反面，HBM 的生产工艺和设备与传统 DRAM 高度重叠，大量抢占普通内存产能，使整个 DRAM 市场供不应求、价格大幅上涨——AI 的狂欢，正以内存涨价的方式传导到每个普通人面前。

本节要点：GB300 节点 1152GB、售价约 200 万，是 HBM 能力的集中展示；HBM4（2048 比特/16 层）大概率是微凸点的最后一舞，铜-铜混合键合是明确方向；HBM 抢夺 DRAM 产能，正是本轮内存涨价的源头。

总结要点

• 一个公式定生死：带宽 = 频率 × 位宽。频率有物理上限，HBM 靠极致位宽（单颗 1024 比特、总导线 3982 根）杀出重围。
• 两块“地基”撑起 HBM：硅中介层（比镜子还平、没有晶体管的芯片）解决走线密度；TSV 硅通孔（打洞穿铜）解决堆叠垂直互联。
• 堆叠成型三步曲：微凸点焊接→缝隙填充（SK 海力士一次性灌环氧 vs 三星/美光逐层夹薄膜）→散热加固（专用散热 TSV＋掺导热颗粒的树脂）。
• 竞争格局：全球仅 SK 海力士、三星、美光能量产；SK 海力士凭良率与约两倍于三星的散热效率，占约 50% 份额。
• 现在与未来：HBM3E 当打之年，HBM4（2048 比特/16 层）在路上且大概率是微凸点最后一代，铜-铜混合键合是下一步；HBM 抢占 DRAM 产能是本轮内存涨价的根源。

迁移与启发

• 消费与理财：看懂“产能争夺”这条传导链，就不必赌运气。 HBM 与普通 DRAM 共用工艺设备，AI 需求爆发直接挤占普通内存供给，涨价是供需错位下的必然。落到行动上：近期有装机、换机、扩容硬盘内存的打算，别等“降价再买”，越晚越贵是大概率事件；观察 AI 行情时也别只盯 AI 概念股，上游“被抢产能”的存储厂商的盈利变化，是更早、更实的信号。
• 职业发展：学 HBM“提位宽、不硬提频率”。 当单项技能的精进撞上内卷天花板（相当于频率的物理极限），不如横向叠加可组合的能力（相当于加导线提位宽）——“专业＋数据＋表达”的组合带宽，往往比单一技能再深一层更值钱。今晚就可以做一次盘点：写下自己的核心技能，标出哪几项能并联使用，主动去补那根“缺的导线”。
• 人生过渡期：别让自己悬空太久。 磨薄后的堆叠芯片“像悬空的干海苔，稍有外力就会碎”——人在换赛道、裸辞、创业初期同样处于这种状态。HBM 的解法是尽快填充加固，人也一样：转换期主动补足支撑结构（至少半年的现金储备、能求助的人脉、稳定的作息与健康），把悬空期压缩到可控范围内，再谈腾飞。

一句话升华

当“更快”撞上物理极限，“更宽”与“更高”就是新的速度——HBM 证明：真正的破局从来不是硬顶上限，而是换一个维度，把成千上万条细线同时接好。