本文是视频《为什么AI芯片越做越大？Chiplet、HBM、CoWoS封装、玻璃基板、导热材料》（作者：修饼xiubing）的精读笔记，配套原视频观看效果更佳。

为什么AI芯片越做越大？Chiplet、HBM、CoWoS封装、玻璃基板、导热材料

这条约 7 分钟的视频，回答一个反直觉的问题：科技越发达，最先进的芯片为什么反而越做越大？UP 主修饼没有堆名词，而是沿着一颗 AI 芯片的构造逐层拆解，把 Chiplet、HBM、CoWoS 封装、玻璃基板、导热材料这些热词串成一条完整的因果链。看完你会发现：这些热门话题不是并列的风口，而是同一块多米诺骨牌倒下后，被现实逐个“逼”出来的必答题。

图：AI 芯片分层架构概念图——从单颗晶体管到一整套系统

全景：一条主线看懂

全片只有一条主线：AI 把算力需求推到了制程缩小追不上的地步，芯片只能“变大”；而变大之后，良率、光刻极限、数据传输、封装精度、基板材料、散热等难题依次浮出水面，Chiplet、HBM、硅中介层、CoWoS、玻璃基板、导热材料正是逐一应战的答案。看懂这条“被逼出来的演化链”，就看懂了整个 AI 芯片行业。

图：从“芯片变大”到五道难题、六个热词的因果链示意

旧剧本失效：从“拼小”到“拼大”，中间隔着两堵墙

论点：过去芯片进步只有一个剧本——把晶体管做小。 晶体管是构成芯片最基本的元器件，它越小，同样面积能塞进的数量就越多，算力就越强。所以整个行业一路沿着制程节点卷下去：90nm → 28nm → 14nm → 7nm → 3nm，数字越小越先进。

转折：AI 时代，需求跑赢了工艺。 算力增长的需求已经超过制程进步的速度，光靠缩小晶体管不够，还必须扩大芯片面积才能装下更多晶体管。视频给了一组扎眼的数据对比：

维度	过去	AI 时代
裸芯片面积	消费级通常一两百平方毫米	英伟达 H100 达 814 平方毫米
进步路径	依赖缩小晶体管（90nm→3nm）	制程之外，还要靠面积换晶体管数量
随之而来的墙	几乎不存在	良率墙 + 光刻曝光墙

变大立刻撞上两堵墙：

• 良率墙：晶圆上任何一个微小缺陷都可能导致整颗芯片报废；面积越大，出现瑕疵的概率越高，良率越低。
• 曝光墙：光刻机单次曝光的尺寸存在物理限度——

“光刻机的单次曝光的尺寸是有物理限度的，H100 都已经快逼近极限了。” ——UP 主在解释“为什么不能无限把单颗芯片做大”时说

解法：Chiplet（芯粒）。 把原本一颗很大的芯片切分成多个小芯片，再拼装在一起，大幅提升良率——AMD 正是这一策略的代表玩家。

图：大芯片切分为多颗小芯片再拼装的 Chiplet 示意

本节要点：制程缩小曾是芯片行业唯一的进步引擎；AI 让“做大”接棒，但大芯片撞上良率与光刻曝光两堵墙，Chiplet 用“切小再拼装”翻过第一堵。

算力等米下锅：HBM 把显存搬进 1 毫米

论点：AI 时代，芯片最大的瓶颈从计算能力转移到了数据传输速度。

推理链是这样的：计算从来不是孤立的过程，芯片要不断读取、写入数据，所以计算芯片旁边必须配显存。过去数据量不大，GPU 和显存是两个独立模块，通过 PCB 电路板相连，相隔几厘米也无妨。但 AI 大模型要处理海量数据，很多时候 GPU 明明算得足够快，却只能停下来等下一批数据送达——

“GPU 越快，数据越跟不上。” ——UP 主在讲 AI 大模型时代显存带宽跟不上算力时说

于是瓶颈从“算”挪到了“传”。

解法：HBM（高带宽显存）。 把存储器直接搬到 GPU 旁边：原本相隔几厘米，现在距离不到 1 毫米。距离越短，数据传输越快、功耗越低；而且 HBM 本身带宽极大，单位时间能吞吐更多数据。

现状与代价： 几乎所有高端 AI GPU 都配上了多颗 HBM；但市场需求太大，HBM 产能严重不足——这正是它成为全行业热门话题的现实背景。

图：显存从 PCB 上几厘米外“搬家”到 GPU 旁不到 1 毫米处

本节要点：大模型时代 GPU 常在“等数据”，瓶颈从计算转移到传输；HBM 把显存搬进 1 毫米内，换来高带宽与低功耗，也带来全行业供不应求。

每秒数 TB 的数据走哪条路：硅中介层修出“高速公路”

论点：显存搬过来了，但 GPU 和 HBM 之间的“路”也必须重建。

论据很具体：GPU 与 HBM 之间每秒要交换数 TB 的数据，需要几千条甚至上万条数据线同时工作。以前这类连接靠 PCB 电路板，但 PCB 的布线精度和线路密度已经无法承载如此庞大的传输量。

解法：硅中介层（Silicon Interposer）。 可以把它理解为一块“微型电路板”，但工艺完全是另一个量级——它采用与芯片制造类似的方式，在硅片上用光刻刻出超高密度的互联线路，布线精度远高于传统 PCB。

结论：AI 芯片核心架构成型——GPU 负责计算、HBM 负责高速存储、硅中介层负责高速互联，“铁三角”合体。但新问题随之而来：谁来把这几个组件高精度地组装到一起？这就轮到封装登场了。

图：GPU + HBM + 硅中介层“铁三角”架构剖面示意

本节要点：数 TB/s 的交换量远超 PCB 承载极限，用芯片工艺在硅片上光刻线路的硅中介层接棒；“计算 + 存储 + 互联”三件套定型，也把难题交给了下一棒——封装。

封装变“组装”：CoWoS 的微米级战场与玻璃基板接棒

先看封装为什么突然变难。 过去的封装很简单：把一颗裸芯片焊在基板上，盖一层金属保护盖就完事。而现在，一颗 AI 芯片不再只有一块 GPU，还要把多颗 HBM、硅中介层以及供电等结构高精度集成在一起，让它们像一颗芯片那样协同工作。

“今天的封装已经不再是包装芯片，而是在组装一套微型计算系统。” ——UP 主在引出台积电 CoWoS 之前的总结句

图：先进封装剖面示意——GPU、HBM、硅中介层与基板的叠层关系

CoWoS 真正难的地方，不是“放在一起”，而是“放得足够准”：

• 精度：GPU、HBM 和硅中介层之间靠上万个凸点（bump）连接，只要出现几微米的偏差，就会影响封装良率；
• 形变：不同器件用不同材料制成，热膨胀系数不同，芯片反复升降温会产生不同程度形变，控制不好整个封装就可能翘曲、开裂；
• 电气：还要保证供电稳定，并尽量减少不同信号之间的相互干扰。

结论： 封装不是一个简单的工艺，而是直接决定 AI 芯片性能和良率的核心技术——这正是台积电 CoWoS 成为整个行业最紧缺产能之一的原因。

封装完了还没完：芯片还需要一个“底座”。 GPU、HBM 和硅中介层封装成整体后，还要固定在更坚固的封装基板上，由它把电源和信号引入芯片内部，并提供机械支撑。目前主流基板采用 ABF 树脂材料，但随着 GPU 越来越大、HBM 越来越多，基板要承受更大重量和压力、完成更高密度布线和更复杂供电网络——ABF 正逐渐接近性能极限：封装越大越容易翘曲，尺寸稳定性变差。

下一代答案：玻璃基板。 注意，它用的不是日常普通玻璃，而是高精度特种玻璃。相比 ABF 树脂，它结构稳定、不易变形、热膨胀系数更低，能为高密度布线提供稳定支撑，适合下一代超大尺寸 AI 芯片。不过要理解得精确：玻璃并非整体取代 ABF，而是主要替代封装基板中负责支撑的核心层，高密度布线的部分仍会继续使用 ABF 材料。

但它离量产还很远： 玻璃硬度大、脆性大、加工难度高，对钻孔、切割工艺都是考验；且现有封装产线大多围绕 ABF 基板建立，改用玻璃基板需要重新升级大量设备和工艺——所以玻璃基板目前仍处在很早期的阶段，没有大规模量产。英特尔、康宁等公司早已入场布局。

图：玻璃基板替代 ABF 支撑核心层的结构对比示意

本节要点：封装的本质从“包装”变成“组装微型计算系统”，精度、翘曲、供电缺一不可，CoWoS 因此一座难求；底座材料上，ABF 逼近极限，玻璃基板以低形变接棒支撑层——但加工难、产线待建，仍是早期技术。

最后一公里：1000 瓦的“火炉”，如何不烧掉自己

论点：散热是这套系统的最后一环，也是最刚性的一环。 过去一颗 CPU 功耗只有几十瓦，今天一颗高端 AI GPU 功耗已达 1000 瓦，工作温度 80–90 摄氏度。热量若不能被及时带走——

“再先进的芯片，也会因为过热而降频甚至报废。” ——UP 主在强调散热失败后果时说

散热路径很清晰： 芯片（die）上方有一层导热界面材料，负责把芯片产生的热量高效传递给上方的冷板，冷板里的冷却液再把热量带走。导热界面材料通常添加氧化铝、氮化硼等填料；而导热效率极高的钻石（金刚石）颗粒，已成为这个领域的大热门。

收尾： 整颗 AI 芯片最终被焊在 PCB 电路板上，与整个服务器相连——至此，一颗 AI 芯片才算真正完成。

全片结论： 以前芯片性能的提升，主要靠不断缩小晶体管；今天，一颗 AI 芯片光靠芯片本身是不够的，还取决于散热、存储、封装等一整套系统。

“今天的芯片不是越来越小了，而是越来越大了。” ——UP 主在片尾点题，回应开场那个“反直觉”的设问

图：导热界面材料 + 冷板 + 冷却液构成的散热路径示意

本节要点：1000 瓦功耗、80–90℃ 工作温度让散热成为硬约束，导热界面材料（氧化铝、氮化硼，乃至金刚石颗粒）与冷板构成生命线；芯片作为“一整套系统”落地，这就是“越做越大”的完整答案。

总结要点

• 为什么变大：AI 算力需求的增速超过了制程缩小的速度，光靠晶体管变小不够，还要靠面积换晶体管数量——H100 裸片已达 814 平方毫米，远超过去消费级一两百平方毫米的常态。
• 变大引发连锁反应：良率与光刻曝光两堵墙逼出 Chiplet（切小再拼，AMD 走这条路）；数据传输瓶颈逼出 HBM（距 GPU 不到 1 毫米）与硅中介层（光刻级互联线路）。
• 封装被重新定义：从“包装芯片”变成“组装微型计算系统”，上万个凸点、几微米级精度要求，让台积电 CoWoS 成为全行业最紧缺的产能之一。
• 材料全面接力：ABF 基板逼近极限，玻璃基板接棒支撑核心层（英特尔、康宁布局中，尚未量产）；散热进入 1000 瓦时代，导热材料里的金刚石颗粒成为大热门。
• 一句话复盘：芯片性能 = 计算 + 存储 + 互联 + 封装 + 散热的系统战，单点缩小的时代结束了。

迁移与启发

• 用“瓶颈在哪”给热点排序（投资视角）：视频里最稀缺的是 CoWoS（“整个行业最紧缺的产能”），而玻璃基板只是“很早期、未大规模量产”。看 A 股科技板块和产业新闻时可以用同一把尺子：区分“紧缺的现实”与“布局中的愿景”——前者看产能、订单和良率兑现，后者目前只有故事。概念再热，也别把五年后的量产前景当成今年的业绩。
• 把自己当“一套系统”来诊断（职场视角）：芯片的瓶颈会从算力转移到数据传输，个人成长同理。晋升卡住时别只顾堆加班（加大算力），先诊断真正的瓶颈：是核心产出不够（算力）、信息和资源供给跟不上（HBM）、协作整合能力欠缺（封装），还是长期消耗导致状态“降频”（散热）？把有限的精力投给当前最短的那块板，而不是最熟悉的那块。
• 升级之前先查配套（生活决策视角）：芯片想变大，就必须同步解决供电、底座、散热，否则就会“翘曲开裂”。换更大的平台、接更重的项目、排更密的日程之前，先问自己：我的“供电”（现金流和时间）、“基板”（家庭与支撑体系）、“散热”（休息与恢复）跟得上吗？性能升级从来不是单点替换，而是整套系统的匹配。

一句话升华

决定上限的，从来不是最强的那一环，而是最先卡住你的那一环。